ニュース – とれまがニュース

東芝メモリ：世界初、QLC技術を用いた3次元フラッシュメモリ「BiCS FLASH™」の開発について

• ツイート
• 
• 

2017年06月28日

東京

（ビジネスワイヤ） -- 東芝メモリ株式会社は、世界で初めて注14ビット／セル（QLC）技術を用いた３次元フラッシュメモリ注2「BiCS FLASH™」を試作し、基本動作および基本性能を確認しました。QLCは従来の3ビット／セル(TLC)と比較し、１つのメモリセルに記憶されるビット数が１ビット増え、４ビットになることで、更なる大容量のメモリ製品が実現可能となります。

このSmart News Release（スマート・ニュース・リリース）にはマルチメディアのコンテンツが含まれています。リリース全文はこちらから： http://www.businesswire.com/news/home/20170627006603/ja/

フラッシュメモリはメモリセルに蓄える電子の数を制御することによりデータを記憶します。QLCフラッシュメモリはTLCフラッシュメモリと比較して蓄える電子の数を２倍の精度で制御することにより１つのメモリセルに記憶されるビット数が1ビット増えます。当社は先進的な制御回路技術を64層の３次元フラッシュメモリプロセスに組み合わせることにより精度の高い制御を可能にしました。

試作品は64層積層プロセスを用いて768ギガビット（96ギガバイト）の業界最大容量注3を実現し、6月上旬から開発用にSSDメーカーやコントローラーメーカーに提供しています。

また、768ギガビットのチップをひとつのパッケージ内に16段積層することにより、業界最大容量注4の1.5テラバイトを実現するパッケージ製品を2017年8月からサンプル出荷する予定です。本パッケージ製品は8月7日から10日まで米国サンタクララで開催される「Flash Memory Summit 2017」で参考展示します。

当社は、64層積層プロセスを用いたTLC製品をすでに量産しており、生産拡大を進めています。今後も継続して求められるメモリの大容量化、小型化など、需要が拡大しているデータセンター向けストレージ市場をはじめとする多様な市場のニーズに応えるため3次元フラッシュメモリを更に進化させていきます。

注１　2017年6月28日現在。　当社調べ注２　 従来のシリコン平面上にフラッシュメモリ素子を並べたNAND構造ではなく、シリコン平面から垂直方向にフラッシュメモリ素子を積み上げ、素子密度を大幅に向上した構造。注３　 2017年6月28日現在。　当社調べ注４　2017年6月28日現在。　当社調べ・本ページに記載されている社名・商品名・サービス名などは、それぞれ各社が商標として使用している場合があります。

businesswire.comでソースバージョンを見る：http://www.businesswire.com/news/home/20170627006603/ja/

連絡先

本資料に関するお問い合わせ先：
東芝メモリ株式会社
経営企画部
山路 航太
Tel:03-3457-3473
e-mail: semicon-NR-mailbox@ml.toshiba.co.jp

記事提供：ビジネスワイヤ