【東芝デバイス＆ストレージ】データセンターの電源システムなどで用いられる高周波インバーター向けSiCパワーモジュール技術を開発
株式会社東芝
SBD内蔵SiC MOSFETの設計改良によりインバーターの総電力損失を約30％低減
２０２６－６－１２
東芝デバイス＆ストレージ株式会社
データセンターの電源システムなどで用いられる高周波インバーター向けSiCパワーモジュール技術を開発
～SBD内蔵SiC MOSFETの設計改良によりインバーターの総電力損失を約30％低減～
当社は、高周波インバーターにおける低損失化と高信頼性を両立するSiC (炭化ケイ素) パワーモジュール技術を開発しました。本技術は、独自のSBD (ショットキーバリアダイオード)[注1]内蔵SiC MOSFET[注2]と、実装構造を最適化したモジュール設計を組み合わせることで、高速スイッチング時における低損失と高信頼性を実現するものです。シミュレーションの結果、高周波動作条件 (60kHz) のインバーター駆動において、従来構造[注3]のSBD内蔵SiC MOSFETを用いたモジュールと比較して約30％の電力損失を低減できることを確認しました。
近年、AIの普及やデータセンターの高度化に伴い、電力消費の増大が大きな課題となっています。これらを支える電源システムでは、高効率化と高電力密度化の要求が一層高まっており、高周波で動作可能なパワー半導体の重要性が増しています。特に、インバーターや無停電電源装置 (UPS) などの電源機器においては、高効率化と小型化の両立が求められています。こうした中、1200V耐圧クラスのSiCパワーモジュールは次世代電源システムの中核技術として期待されていますが、さらなる性能向上にはチップ設計とモジュール設計の両面から改善が求められていました。
このため当社では、SiC材料の結晶品質に起因して、ダイオード導通時に信頼性の課題が生じやすいことから、SBD内蔵型SiC MOSFETの開発を進めてきました。しかし、この構造では、チャネル領域とSBD領域の配置に制約があり、低オン抵抗[注4]化とダイオード信頼性の両立が課題となっていました。また、パワーモジュールに組み込むSiCチップの総面積を縮小することでスイッチング速度が向上する一方、オン抵抗の増加やダイオード信頼性の低下、放熱性能の低下というトレードオフの関係がありました。
今回開発したSBD内蔵SiC MOSFETでは、当社が開発を進めてきた市松模様のSBD配置と、深いp型バリア領域[注5]を組み合わせたデバイス構造をベースに、更なるデバイス設計の改良を実施しました (図1)。具体的には、深いp型バリア領域による電界抑制[注6]効果によって設計の自由度が向上したことを活用し、チャネル[注7]、ドリフト層[注8]およびJFET[注9]領域の設計や、ゲート駆動条件など複数の設計パラメーターを統合的に調整しました。その結果、電流の局所的な集中を抑えつつ、チャネルとドリフト層を流れる電流の流れを改善し、オン動作およびダイオード動作の両方で安定した電流動作を実現しました。これによりオン抵抗とダイオード信頼性のトレードオフを改善し、オン抵抗は室温 (25℃) で1.8mΩ·cm²、150℃の動作時で2.7mΩ·cm²と、従来[注3]比で約50%低減するとともに、面積当たりのSBD通電能力[注10]を約40%向上させています。
また、今回開発したSBD内蔵SiC MOSFETを適用した1200V耐圧SiCパワーモジュールでは (図2) 、モジュールに組み込まれるチップの総面積を従来[注3]比で約36％削減しました。そのうえで、低オン抵抗化と信頼性向上によりチップ性能を高めたことで、モジュールの導通損失[注11]を抑えるとともに、ダイオードの信頼性維持を両立しました。さらに、樹脂絶縁基板を用いた実装構造と設計の工夫により、単位面積あたりの熱抵抗を従来[注3]比で約25％改善しました。これにより熱の拡散性を高め、チップの総面積の削減に伴う熱密度増加にも対応しながら放熱性を維持しました。
これらの成果により、スイッチング損失[注12]のさらなる低減を確認しました (図3)。その結果、本モジュールは高周波動作条件 (60kHz) において、インバーターの総電力損失を従来[注3]比で約30％低減できることを、シミュレーションを通じ確認しました(図4）。さらに、スイッチング条件 (ゲート駆動速度など) を最適化することでスイッチング損失が低減し、これにより、高周波電力変換における大幅な性能向上が可能であることを確認しました。
本技術は、データセンター向けUPSをはじめ、産業機器や再生可能エネルギー分野などの電力変換システムにおいて、高効率化と小型化を実現する基盤技術になることが期待されます。当社は実用化および量産化に向けた検討を進めるとともに、さらなる高周波化および高性能化により、電源システムのエネルギー効率の向上を図ることで、持続可能な社会の実現に貢献していきます。
本技術の詳細は、6月9日から11日までドイツ・ニュルンベルクで開催されたパワーエレクトロニクスの国際展示会・国際会議「Power Conversion and Intelligent Motion (PCIM) Europe 2026」において発表しました。
[画像1]https://digitalpr.jp/simg/1398/136884/300_148_202606121125526a2b6e30dab02.png
図1. 今回開発したSBD内蔵SiC MOSFETのデバイス構造
[画像2]https://digitalpr.jp/simg/1398/136884/300_135_202606121126036a2b6e3b5c55b.png
図2. 今回開発したSiCパワーモジュールの外観
[画像3]https://digitalpr.jp/simg/1398/136884/400_150_202606121126096a2b6e4162092.png
図3. 従来[注3]と今回開発したSiCパワーモジュールのスイッチング特性比較 (当社調べ)
[画像4]https://digitalpr.jp/simg/1398/136884/300_192_202606121126206a2b6e4c7bda4.png
図4. インバーター損失低減効果のシミュレーション結果 (当社調べ)
[注1]SBD: Schottky Barrier Diode (ショットキーバリアダイオード）、金属とN型半導体の接合を用いた、電流の流れを一方向に整える整流素子。
[注2]MOSFET: Metal Oxide Semiconductor Field Effect Transistor (金属酸化膜半導体電界効果トランジスター) の略で、ゲート、ドレイン、ソースの3つの電極を持ち、ゲート電圧を印加することでドレイン-ソース間の電流のオンオフを切り替えるスイッチング素子。
[注3]当社第三世代SBD内蔵SiC MOSFET
[注4]オン抵抗 : MOSFETが動作している時のドレイン-ソース間の抵抗値。
[注5]バリア領域 : 高電圧印加時の高電界を制御するためにデバイス内部に形成される領域。電流の流れや電界分布に影響し、素子の特性に大きく関係する。
[注6]電界抑制 : デバイス内部の電界 (電圧によって生じる電気的な力) が局所的に強くなりすぎるのを抑えること。
[注7]チャネル : MOSFET内部で電流が流れる経路となる領域。
[注8]ドリフト層 : 高電圧を保持するための層であり、デバイスの耐圧に関係する。
[注9]JFET (Junction Field Effect Transistor): MOSFET内部において電流が流れる経路の一部を構成する領域。主に電流の流れやすさやオン抵抗に影響する。
[注10]SBD通電能力 : 内蔵SBD (ショットキーバリアダイオード) に流すことができる電流量の指標。大きいほどダイオード動作時の信頼性や性能に優れる。
[注11]導通損失 : デバイスがオン状態で電流を流す際に発生する電力損失。主にオン抵抗に起因する。
[注12]スイッチング損失 : デバイスのオンとオフの切り替え (スイッチング) 時に発生する電力損失。
* 社名・商品名・サービス名などは、それぞれ各社が商標として使用している場合があります。
* 本資料に掲載されている情報 (製品の価格／仕様、サービスの内容及びお問い合わせ先など) は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。
* 東芝デバイス＆ストレージ株式会社は株式会社東芝の100％子会社です。
以 上
記事提供：Digital PR Platform
