経済総合 – とれまがニュース

アトレンタのスパイグラスがザイリンクスのFPGAもサポート

• ツイート
• 
• 

2015年06月04日

クロックドメインクロッシング（CDC）の検証フローがシームレスに

米カリフォルニア州サンノゼ

（ビジネスワイヤ） -- 半導体・消費者電子機器業界向けSoC実現ソリューション大手のアトレンタは本日、IEEE 1735暗号化モデルとハードマクロのサポートを含め、ザイリンクスのVivado®デザイン・スイートをスパイグラス（SpyGlass®）プラットフォームでサポートしたと発表しました。このサポートにより、ユーザーはザイリンクスの暗号化IPとハードマクロが埋め込まれたRTL設計に対する包括的なCDC解析を行えるようになります。

FPGAの容量増加に伴い、FPGAプラットフォーム上でシステムオンチップ（SoC）を設計しようとするチップ設計者が増えています。こうした複雑さの増加に対応するため、ザイリンクスなどのFPGAベンダーは、設計の再利用性向上、低消費電力化、効率向上のため、標準機能のIPブロックを多用して提供するようになっています。これらのIPの大部分はザイリンクスによって暗号化されるか、ザイリンクスによるハードマクロとして顧客に提供されます。従来、RTL 解析・検証のためのサードパーティー製EDAツールは、内部を把握できないため、これらのIPをブラックボックスとして扱っていました。この方式では、これらIPに入出力する経路すべての追跡が必須のCDC検証では特に、間違いが起こりがちでした。アトレンタはザイリンクスと協力し、IEEE 1735暗号化を使用してスパイグラスでこれらのブロックを新たにシームレスにサポートし、また業界標準のモデルを活用することでハードマクロのサポートも追加しました。

ザイリンクスで設計手法マーケティングのシニアディレクターを務めるTom Feist氏は、次のように語っています。「ザイリンクスはアライアンスのメンバー企業とエコシステムを構成し、そこから生まれた業界有数のツールとVivadoデザイン・スイートとを組み合わせることで、顧客に最も包括的なソリューションを提供しています。アトレンタとの提携により、Vivadoユーザーはアトレンタのスパイグラス CDCを利用して、完全かつシームレスなフローでクロックドメイン検証を行うことができます。」

スパイグラスとVivadoを統合した新製品はザイリンクスTclストアで入手でき、この統合によってエンドユーザーは容易にスパイグラスを設定・起動することができます。このフローはザイリンクスのウルトラファスト（UltraFast™）設計手法とスパイグラスのガイドウエア（GuideWare）手法の両方を活用し、RTL以外のハードマクロやIEEE 1735で暗号化されたRTLブロックを含め、設計全体にわたって正確で包括的なCDC解析を行うことができます。

アトレンタのマーケティング担当バイスプレジデントであるPiyush Sanchetiは、次のように語っています。「RTLサインオフのための定石として、急拡大するFPGA設計コミュニティーに当社のソリューションを拡大することに感激しています。クロックドメインクロッシングやメタステーブルの問題の検証は、複数の非同期クロックドメインがあるSoC設計にとって極めて重要性です。今回のザイリンクスとの提携は、どちらの顧客にもメリットがあり、顧客は業界をリードするCDCソリューションの可能性をフルに活用できるようになります。」

アトレンタとザイリンクスは、米カリフォルニア州サンフランシスコで開催される第52回デザイン・オートメーション・カンファレンス（DAC）において、両社の提携成果をアトレンタのブース（1732番）で展示します。会議の詳細と登録方法については、www.atrenta.com/DAC2015をご覧ください。このようにザイリンクスFPGA向けに強化されたスパイグラス・フローは、6月後半に予定しているSpyGlass 5.5リリースで提供可能となります。各ツールはザイリンクスおよびアトレンタから購入することができます。

アトレンタについて

アトレンタのスパイグラス・プレディクティブ・アナライザー（SpyGlass Predictive Analyzer®）は、世界一流の半導体企業や消費者電子機器メーカーの設計効率を大幅に改善します。現在の消費者電子機器革命は、複雑なシステムオンチップ（SoC）によって後押しされていますが、当社の特許取得済みソリューションを利用することで、要求が厳しいSoCの性能・パワー・面積に関する要件に関する情報を設計の早期段階で把握することができます。世界の280社以上と何千人もの設計エンジニアは、リスクおよびコストの低減手段として、従来のEDAツールを用いる前に、スパイグラスに信頼を寄せています。GenSys®およびBugScope®の追加によってRTLレベルの変更や検証の効率も向上し、エンジニアやマネジャーは複雑なSoCのシリコンのための最短かつ最低コストの方法を見つけることができます。

アトレンタのスパイグラス：洞察。効率。自信。www.atrenta.com

© 2015 Atrenta Inc. All rights reserved. Atrenta、Atrentaのロゴ、SpyGlass Predictive Analyzer、GenSys、BugScopeはアトレンタの登録商標です。その他すべては、各所有者の財産です。

このプレスリリースには将来見通しに関する記述が含まれています。アトレンタは本リリースの将来見通しに関する記述を更新・修正する一切の義務を否定します。

本記者発表文の公式バージョンはオリジナル言語版です。翻訳言語版は、読者の便宜を図る目的で提供されたものであり、法的効力を持ちません。翻訳言語版を資料としてご利用になる際には、法的効力を有する唯一のバージョンであるオリジナル言語版と照らし合わせて頂くようお願い致します。

businesswire.comでソースバージョンを見る：http://www.businesswire.com/news/home/20150603006266/ja/

連絡先

Atrenta:
Danielle Arnold, 408-453-3333
danielle@atrenta.com

記事提供：ビジネスワイヤ